异步柜台

定义:异步计数器是指那些不要在同时计时操作。在异步计数器中，只有第一个触发器使用时钟脉冲进行外部时钟，而后续触发器的时钟输入将是前一个触发器的输出。

这意味着只有一个时钟脉冲不能驱动计数器中所有的触发器。

异步计数器也被称为纹波计数器，由尾随边缘触发的触发器的连续组合组成。之所以这样称呼是因为数据在一个触发器的输出和下一个触发器的输入之间存在波动。

在知道异步计数器之前，必须知道什么是柜台？所以让我们首先了解柜台的基本思想。

计数器是什么?

计数器是数字系统中最有用的部件之一。计数器是一个时序电路它能够计算输入端提供的时钟脉冲的数量。

计数器的输出显示一个特定的状态序列。这是因为在应用的时钟输入中，脉冲的间隔是已知的并且是固定的。因此可以用来确定时间，从而确定发生的频率。

以预定方式的一组触发器的布置形成二元计数器。所应用的时钟脉冲由计数器计数。

我们知道一个触发器有两种可能的状态，因此n个触发器将有2ⁿ州数和许可数从0到2ⁿ- 1。

计数器是两种类型 -异步和同步计数器。

在本节中，我们将讨论异步计数器。

异步计数器的电路和操作

下面给出的图显示了3位异步计数器的电路图：

这里我们可以清楚地看到，3个负边触发触发器依次连接，其中一个触发器的输出作为下一个触发器的输入。输入时钟脉冲应用于该装置中最低有效值或最前面的触发器。

同时，在触发器的J和K输入端提供逻辑高信号，即1。因此，切换将在应用的时钟输入的负跃迁时实现。

现在让我们看一下3位异步计数器的时序图:

最初在应用时钟输入时LSB触发器即，a然后输出q_一个在时钟脉冲的下降沿，将从0变为1。正如我们在下降沿的时钟脉冲的第一次计数，q_一个从0切换到1。

进一步问_一个只有在接收到时钟输入的另一个下降沿时，才能将其状态为1并从1到0切换。再一次Q._一个在输入时钟脉冲的下一个下降沿将0到1切换到1。

正如我们已经讨论过的，只有第一个触发器是由外部时钟信号触发的。因此，现在触发器A的输出将作为触发器B的时钟输入，外部时钟信号将不会影响Q_B。

因此，进一步切换Q_B取决于Q的下降边_一个信号。

所以，我们可以在时间图上清楚地看到Q_B只在Q的下降边缘进行切换_一个信号。并且时钟输入信号不会影响触发器B的输出。

对于触发器C，时钟输入现在是触发器B的输出，即Q_B。那么，输出Q_C将会根据Q的过渡_B。

正如我们在图表中看到的，第一次Q_C仅在Q的第一个下降边从0切换到1_B信号。并保持状态，直到到达Q的下一个下降边_B。

因此，通过这种方式，我们可以说我们不是同时向异步计数器中的所有触发器提供时钟输入。

现在问题来了计数器如何计算状态的数量?

基本上，状态的数量取决于电路中使用的触发器的数量。

一个3触发器安排计数器可以数到的状态2^3.- 1也就是说,8 - 1 = 7。让我们借助下面给出的真值表来理解这一点:

正如我们最初看到的，所有3个触发器的输出都是0。但当我们进一步，我们看到在时钟输入的第一个下降沿，Q_一个是1，而q_B问：_C是0，从而为时钟输入Q的第二下降沿提供十进制等价物。_B是1，而Q_一个问：_C是0，给出十进制计数1。

类似地，对于3^{理查德·道金斯}下降沿，q_一个问：_B是1和Q_C仍然是0。在4的情况下^th下降边，只有Q_C当两个都是Q时是1吗_一个问：_B是0，以此类推。

这样，我们可以通过观察计数器的时序图来绘制真值表。真值表提供了应用的输入时钟脉冲的计数。

因此，我们可以说异步计数器根据在布置的最小信号比特触发器上应用的时钟输入来计算二进制值。

由于存在8种状态，3位计数器也称为mod 8计数器。

异步计数器的应用

它们用于需要低功耗的应用程序。也用于分频电路、ring和Johnson计数器。